ЕКоКоМС овладя и разви голям опит в
разработката и приложението на Големи Интрегрални Схеми в комуникациите и други
области на автоматизация на производството.Създаде голямо количество
интелектуална собственост (IP) в областта на ядрата (cores). |
|
Започвайки през 1990 г. с програмируемата
логика на Xilinx FPGA (Field Programable Gate Array's), като мина през различни
форми на проектиране (Schematics Editors, EDIF и др.) в момента ЕКоКоМС работи
с най-авангардните езици за описване на цифрова логика на високо ниво като
Verilog и VHDL. В ЕКоКоМС са създадени екипи за проектиране и верификация на
големи интрегрални схеми с различно приложение и насоченост. В момента в ЕКоКоМС
се разработват големи интегрални схеми със средно 1000000 гейт-еквивалента и
скорост около 300MHz.
Използвайки създаденото know-how във
всичките разработки на ЕКоКоМС фигурират по няколко проекта, реализирани на
базата на FPGA на Xilinx. Този подход осигури успешното представяне на ЕКоКоМС
на телекомуникационния пазар в България и по света. Това лесно се вижда от
предложените изделия в останалата част на сайта.
Тук Ви представяме няколко от проектите,
разработени от ЕКоКоМС:
- PCI IP Core за осъществяване
на връзка с 32 битова PCI шина.
- HDLC IP Core за вграждане в
FPGA на един или няколко HDLC контролера. Ядрото поддържа интерфейс към няколко
вида микроконтролери за писане и четене в HDLC контролера.
- USB 1.1 Function IP Core за връзка с хост компютър по спцификация USB 1.1.
- ReedSolomon IP Core с
предавател и приемник с различни генериращи полиноми и в различни полета на
Галоа. Създаден е софтуер на Perl за автоматизирано генириране на ядрото при
зададени начални параметри.
- Interleaver/Deinterleaver IP
Core с различна размерност на блока за съвместна работа с ReedSolomon IP
Core.
- Различни TDM Controler IP Core -
тези контролери позволяват да се свързва различни по скорости TDM шини с
различни крайни устройства и шини.
- Serial UART IP Core -
разширява броя на UART при работа с компютри и др.
- E1 Framer/Deframer IP Core
- E2 Framer/Deframer IP Core
- E3 Framer/Deframer IP
Core
- HDB3/AMI IP Core
кодер/декодер.
- SDRAM Controller IP Core -
контролер за управление на SDRAM памети
- DFS Controller IP Core -
контролер за цифрово синтезирина на честоти (DFS) и плавно превключване от една
на друга без скок на фазата.
- DFFT Processor IP Core -
Извършва бързо преобразуване на Фурие с различни размерности и различни
скорости.
- ISA Controller IP Core -
контролер за осигуряване на изискванията и тайминга на ISA шината при PC 104
системи.
- Clock Recovery IP Core -
различни видове IP ядра за отделяне на тактова честота от 64kHz до
155MHz.
- CVSD2PCM Convertor IP Core -
цифров преобразувател от CVSD делта модулация към ИКМ
- STM-1 Assembler/Disassembler IP
Core
|
Xilinx
Семинар
На 15 ноември 2007 се
проведе семинар на тема "XILINX FPGA", организиран от фирмите ПЕТРЕКС-92 и SILICA, като последната е
подразделение на Avnet
Electronics, на който фирма ЕКоКоМС бе поканена да сподели своя
дългогодишен опит с работа с XILINX FPGA. Представянето на ЕКоКоМС
на тема "Xilinx
базирани приложения в ЕКоКоМС" можете да изтеглите от тук.